공부 노트 및 이모저모

DMA (Direct Memory Access)AXI DMAStream 형식으로 데이터를 보냄→ Streaming응용 프로그램과 드라이버 간에 버퍼에 대한 포인터만 교환되고 데이터 자체는 복사되지 않는 방식데이터가 연속적인 흐름으로 처리되며, 주로 Audio, Video Streaming과 같이 지속적으로 데이터가 전송되어야 하는 상황에서 사용된다. • 주요 AXI4 데이터 폭 지원: 32, 64, 128, 256, 512, 1,024 비트• 주요 AXI4-Stream 데이터 폭 지원: 8, 16, 32, 64, 128, 256, 512, 1,024 비트• 선택적인 스트림 데이터 폭 최대 512비트에 대한 데이터 재정렬 엔진  기본 메모리 맵 및 스트림 데이터 경로에서 바이트(8비트) 단위로 데이터 재정..

Echo와 DMA를 하나의 프로그램으로 연결하기 위한 과정.처음에는 갈피를 잡지 못 하여 DMA라는 것에 대한 기초적인 동작 방식을 이해하기 시작함.DMADMA를 사용하기 위해서는 AXI DMA에 대한 개념 이해가 약간은 필요했음.우선 DMA라는 것은 Simple mode와 Scatter Gather mode가 존재함.(이에 대한 내용은 SG의 경우 앞서 했으니 pass)처음에는 SG를 사용하다가 이해가 가지 않아 Simple mode로 다시 수행함.이는 AXI DMA의 address offset을 조절하며 각 상태를 설정함. 그에 대한 내용은 위에 적힌 코드와 같다.각 register에 대한 offset에 맞게 데이터를 설정해줌.[자세한 설명은 pg021_axi_dma를 통해서 확인]아마 이러한 방식을..

[공부하면서 Notion에 적은 내용 그대로 복붙한 내용이라 미흡할 수 있습니다.] Getting started with ZYNQ Ethernet using the Zybo board - Igor Freire Getting started with ZYNQ Ethernet using the Zybo board - Igor Freire This post shows how to make the ZYNQ Ethernet interface functional using a Zybo board and introduces basic Ethernet concepts that are involved. igorfreire.com.br Understanding the Gigabit Ethernet Controller's D..

본 내용은 공부를 하면서 Notion에 작성했던 기록들을 나열한 것 임을 감안하고 봐주면 감사하겠습니다. " 51x51x3 channel 이미지 기준 0.007초 정도 (송신(저장) + 다시 읽기) 소모됨" 현재 대략적으로 구상중인 구조는 이러하다. 이후 Bram에 해당 데이터를 저장 후 PS영역으로 넘겨주어 데이터가 제대로 저장되었는지 확인할 것이다. 입력으로 넣을 이미지이며 size 는 51 x 51이다. (이상하게 BRAM 크기가 부족하다는 오류 발생으로 임의적으로 크기를 줄임) 오류 발생1 모든 indx에 동일한 데이터가 들어가고, BRAM에는 데이터가 저장되지 않고있음. 일단은 index별로 제대로 데이터가 들어가도록 수정이 필요함. https://support.xilinx.com/s/quest..

우선 내가 이번 글에서 사용한 Block diagram이다. 내가 이 동작을 하는데 있어서 모르고 있던 부분은 AXI를 이용하는 방법이었다. 그래서 AXI에 대해서 먼저 알아봐야 했다 AXI란? 두 장치간의 데이터 송수신을 위해서 둘 사이의 handshaking이 필요하다. https://wikidocs.net/135556 02) AXI Architecture [TOC] ## Handshake Process 기본적으로 Source에서 Destination으로 데이터를 잘 전송하려면 둘 간의 핸드쉐이킹이 필요합니다. Destinati… wikidocs.net 다음 사진을 예로 보면, Souce에서 Destination으로 데이터를 보낼때는 VALID & INFORMATION을 주고 반대의 경우 READY ..

https://www.youtube.com/watch?v=9SNxM2a1GC8 https://xilinx.github.io/Embedded-Design-Tutorials/docs/2021.2/build/html/docs/Introduction/ZynqMPSoC-EDT/7-design1-using-gpio-timer-interrupts.html Design Example 1: Using GPIOs, Timers, and Interrupts — Embedded Design Tutorials 2021.2 documentation The first step in this design is to configure the PS and PL sections. This can be done in Vivado® IP i..

https://digilent.com/reference/programmable-logic/guides/zynq-servers Getting Started with Zynq Servers - Digilent Reference digilent.com 기초적인 Ethernet Block은 이렇게 생겼다. 먼저 여기서 크게 두 블록으로 이루어진 GEM MIO & TI DP8367 IR의 신호를 주고받는 RGMII & MDIO를 살펴보자 - RGMII (Reduced Gigabit Media Independent Interface) https://dokkodai.tistory.com/176 Ethernet PHY(MAC) Interface 종류(MII, RMII, GMII, RGMI) 10/100Mbps 의 이더..