지금까지의 내용은 모두 이상적인 상황에서의 C - V를 살펴본 것이다.
그렇다면 비이상적 효과들을 모두 고려하였을 때 실제 상황에서는 어떻게 나올까?
결론부터 보자면 다음과 같이 나온다.
이는 이상적인 그래프에 비애 비교적 부드러운 그래프를 보인다.
이렇게 실제 그래프에서 차이가 생기는 이유는 무엇일까
1) Oxide Charge
C-V특성에 영향을 주는 첫 번째는 Oxide 내의 Charge이다.
이상적인 부분에서 $V_{FB0} = \phi_{ms}$임을 확인하였지만 이때는 Oxide 내부의 Charge = 0 가정을 통해 문제를 해결하였다.
실제로는 Oxide 내부 Charge가 존재하기에 이를 고려하여 식을 전개하면 $V_{FB} = V_{FB0} + \Delta V_{ox}' = \phi_{ms} - \frac {Q_{ss}'}{C_{ox}}$ 로 나온다.
이러한 추가적인 Oxide Charge가 band bending을 만들어내고 결과적으로 $V_{FB}$에 영향을 주어 이상적인 C-V인 그림에서 추가적인 $Q_{ss}'$값의 증감에 따라 Shift 된다.
다시 말해 추가적인 Oxide Charge으로 인해 기존의 이상적인 C-V에서 $V_{FB}$부터 depletion 영역으로 들어가 capacitance 성분이 감소하는 시점이 변화하는 것이다.
다음 실제 C-V 성분인 빨간 선을 보면 $V_{FB}$. 즉 감소 시점이 좌측으로 조금 이동되었음을 확인 가능하다.
2) QM effect in accumulation
다음 사진은 accumulation 동작 상태이다.
이때의 hole 들은 경계면 근처에 모이게 된다고 이전 포스팅들에서 설명하였다.
하지만 실제로는 어느 정도 떨어진 거리에 분포한다.
이는 양자역학적인 효과에 의해 전자들이 밴드의 양 끝단에 존재하지 않기에 발생한 것이다.
따라서 다음 사진과 같이 경계면으로부터 일정 거리 ($t_{acc}$)만큼 떨어진 위치에 분포하기에 수식적으로도 $C = C_{ox} = \frac {\varepsilon_{ox}}{t_{ox}}$ 가 아닌 $C = \frac {\varepsilon_{ox}}{t_{ox}+(\frac {\varepsilon_{ox}}{\varepsilon_{s}})t_{acc}}$ 로 전개 가능하다.
그러므로 oxide와 추가적인 capacitance 성분이 직렬연결된 형태로 그려질 수 있고,
accumulation에서 hole들이 경계면에 밀첩 되어있지 않고 약간 떨어져 존재하기에 capacitance 성분의 감소가 발생한다.
(동그라미 친 부분)
3) $Q_{inv}$ in depletion mode
$Q_{inv}$는 $V_{T}$ 이상의 전압 인가 이후 갑작스레 등장하는 것이 아닌 이전부터 존재하던 값을 무시하다 $V_{T}$부터 $Q_{inv}$값을 고려한 것이다. 그러므로 Gate 전압을 $V_{T}$에 가깝게 점차 증가하면 $Q_{inv}$가 점차 증가한다.
따라서 다음과 같이 $C_{inv}$ 와 $C_{dep}$를 병렬 형태로 그릴 수 있고,
이를 C-V 상태로 표현하면 이상적일 땐 $V_{T}$ 시점에서 바로 $Q_{inv}$를 고려했지만 실제로는 $Q_{inv}$ 값이 점차 증가하는 부드러운 그래프 형태를 보인다.
4) QM effect in strong inversion
Accumulation 구간에서와 마찬가지로 양자역학적 효과를 고려하여 경계면에 전자가 딱 붙은 것이 아닌 일정 거리만큼 떨어져 있음을 유추할 수 있다.
경계면에서 일정 거리 ($t_{inv}$) 만큼 떨어진 위치에 분포하기에 수식적으로도 $C = C_{ox} = \frac {\varepsilon_{ox}}{t_{ox}}$ 가 아닌 $C = \frac {\varepsilon_{ox}}{t_{ox}+(\frac {\varepsilon_{ox}}{\varepsilon_{s}})t_{inv}}$ 로 전개 가능하다.
수식을 통해 떨어진 거리 값이 증가함에 따라 capacitance 성분 값이 감소함을 확인할 수 있다.
이를 그래프에서도 살펴보면 실제 C-V curve는 inversion영역에서 $C_{ox}$를 갖는 게 아닌 그보다 작은 감소된 값으로 측정된다.
5) Poly depletion in strong inversion
마지막으로, 만약 $n^{+} poly - si$를 gate 전극으로 사용한다면 이전까지는 금속이었기에 depletion region 영역이 생성되지 않아 수평하게 그려졌다. 하지만, Si를 전극으로 사용하다 보니 강한 전압 인가시 끝부분에 약간의 depletion region이 형성된다.
이렇게 depletion region이 $n^{+} poly - si$ 에도 생기며 $C_{dep}'$가 추가적으로 직렬로 생성된다.
따라서 metal이 아닌 도핑이 많이 된 poly si 사용시 높은 전압으로 갈수록 depletion region이 넓어지기 때문에 capacitance 값이 감소한다.
'공부 > 기초반도체' 카테고리의 다른 글
| 10.3.2 전류 - 전압 관계 - 개념 (0) | 2022.01.26 |
|---|---|
| 10.3.1 MOSFET 구조 (0) | 2022.01.25 |
| 10.2.1 이상적인 C - V 특성 (0) | 2022.01.23 |
| 10.1.6 MOS 3가지 동작모드 (0) | 2022.01.22 |
| 10.1.5 평탄대 전압 (0) | 2022.01.22 |