11.1.1 문턱아래 전도

MOSFET에는 좋은 성능을 지니기 위해서 필요한 두 가지 특성이 있다.

 

1) High ON current

우리는 Gate에 전압을 인가하면 Drain 전류가 곧바로 응답하여 $I_{D}$가 발생하기를 원하지만, 실제로는 delay를 가지며 $I_{D}$가 발생한다.

이때 delay가 발생하는 것은 MOSFET내의 Capacitance 성분을 충전 후 동작이 발생하기에 RC delay가 일어난다. 그러므로 이 delay를 줄이기 위해 ON Current를 높여 Capacitance 성분 충전 속도 또한 빠르게 한다.

 

2) Low OFF current

이 사진은 $V_{G}$가 증가함에 따라 $I_{D}$에 대한 그래프를 나타낸 것이다.

이때 $V_{T}$이하의 구간은 너무 작아 $I_{D}$를 이용해 표현하는데 어려움이 있어 log로서 표현을 한다.

이렇게 나온 그래프를 통해 $V_{G} = 0$전압에서 일정한 전류가 발생하게 됨을 유추할 수 있다.

이때를 OFF - current라고 부른다.

$V_{T}$ 이하의 전압에서 MOSFET은 accumulation 혹은 depletion 모드 동작상태이기에 n p n 형태로 존재하고 중간에 에너지 장벽으로 인해 전자가 Source에서 Drain으로 쉽게 건너가지 못하게 된다. 하지만 확률적으로 넘어가는 소수의 전자들이 존재하는데 이렇게 적은 수의 전자들이 넘어가며 전류가 발생한다.

Gate 전압을 이용하여 MOSFET의 전류 흐름을 켜거나 끄지만 이처럼 OFF - current가 발생하면 꺼진 상태에서도 쓸데없는 전력 소모가 일어난다.

따라서 해당 수치가 낮을수록 쓸데없는 전력 소모가 줄어든다.

 

---

 

다음 $I_{D}$수식들을 통해 $V_{T}$의 값을 낮춰 ON current가 높아짐을 확인 가능하다.

하지만 $V_{T}$ 전압을 마냥 낮추면 문제가 발생한다.

 

다음 사진을 통해 보이듯,

$V_{T}$전압을 낮추면 동일한 전압에서 전류가 증가하는 효과를 얻을 수 있다.

하지만 이로 인해 OFF-current가 매우 증가하게 되었다.

따라서 일반적인 방법으로 전압을 낮추는 것은 오히려 역효과를 발생시키므로 $V_{T}$를 낮추되 이후 0에 가까워지는 전압의 기울기를 급격하게 만드는 방법이 가장 좋은 MOSFET의 특성을 지니게 될 것이다.

---

그러기 위해 알아야 할 부분이 바로 Subthreshold Swing(SS)이다.

이는 $\frac {\partial V_{GS}}{\partial (logT_{D})}$ 로 나타나는 식인데,

이때 식을 살펴보면 어느 정도의 어느 정도의 Drain 전류를 바꾸기 위해서 어느 정도의 $V_{GS}$가 필요한지 확인이 가능하기에 기울기의 역수 값을 취해서 수식을 전개하는 것이 바로 SS의 의미이다.

728x90

위에서도 이야기하였듯 $V_{T}$에서의 기울기는 급격할수록 좋으므로 SS가 작은 값일수록 MOSFET의 성능이 좋아진다.

따라서 노란색 MOSFET의 성능이 더 좋다는 것을 확인 가능하다.

---

그렇다면 이 SS값은 어떻게 줄여야 할까?

이는 $V_{T}$에서의 전류 발생 원리를 이해하여야 한다.

$V_{T}$ 이상 전압 인가 => Channel 형성 => Channel을 통해 Drift 현상으로 전류가 발생.

하지만 $V_{T}$ 이하 전압에서는 depletion mode로 동작하기에 Source & Drain 사이에 p-type substrate 가 존재(depletion region)한다.

다음과 같이 에너지 밴드로 그림을 그리면 Source와 Drain 사이에 에너지 장벽(Subthreshold 영역)이 존재함을 볼 수 있다. 이 장벽을 Source의 전자들이 뛰어넘어 Drain으로 이동을 해야 하기에 장벽의 높이는 매우 중요하고, 외부에서 $V_{G}$를 인가할수록 장벽이 점점 낮아지며 $Q_{inv}$가 늘어난다.

따라서 $V_{G}$ 증가 -> $\phi_{s}$(휘어짐) -> 추가적인 $n_{s}$(surface 농도) 증가

이때 $n_{s} \propto e^{\frac {q\phi_{s}}{kT}}$의 비례 관계를 갖고, inversion 된 layer에서 발생하는 전자의 농도에 비례해서 Drain current 가 발생하므로 $I_{DS} \propto n_{s} \propto e^{\frac {q\phi_{s}}{kT}}$이다.

320x100

이는 depletion mode와 동일하다고 볼 수 있다 따라서 capacitance도 직렬 연결로 볼 수 있어 아래와 같이 표현된다.

그러므로 $\phi_{s}$의 값은 capacitance 분배($\phi_{s} = \frac {C_{ox}}{C_{ox} + C_{dep}}V_{G}$)로 결정이 된다.

---

최종적으로 SS의 값은 기울기의 역수였다.

하지만 해당 수식은 바로 얻을 수 없으니 $\phi_{s}$와 $V_{GS}$의 관계를 이용하여 유도한다.

1.

위에서 구한 $log_{10} I_{DS} \propto log_{10}(e^q\phi_{s}/kT) = \frac {q\phi_{s}}{kT} log_{10} e$ 로 정리된 식에서

해당 값을 구할수있다.

 

2.

$\phi_{s} = \frac {C_{ox}}{C_{ox} + C_{dep}}V_{G}$로 결정되었던 값을 식에 맞게 정리하면

 

로 나타난다.

 

이렇게 나온 두 수식을 곱해서 정리하면 최종적으로

다음 수식으로 나온다.

여기서 가변 값을 지니는 것은 $C_{ox}$와 $C_{dep}$ 밖에 없는데 해당 값들은 모두 양수 값을 지니기에 SS의 최솟값은 0.06 (T = 300 K)이 된다는 뜻이다.

 

ps.

- 두께 증가 -> $C_{ox}$감소 -> SS 증가 (두께는 작을수록 좋다)

- $N_{sub}$(Channel 형성 도핑) 증가 -> $x_{d}$감소 -> $C_{dep}$증가 -> SS 증가 ($N_{sub}$가 작을수록 좋다.)