9.2.1 이상적인 비정류성 장벽

이번 장에서는 Ohmic contact의 활용을 어떻게 하는지 알아보도록 하겠다.

 

---

- Practical Ohmic contacts

 

다음 사진은 PMOS & NMOS 단면도이다.

단면도에서 회색으로 색칠된 부분은 모두 금속으로 처리되어 회로 내에 전기가 잘 흐르게 하는 것이다.

이런 금속 처리된 부분과 반도 체면이 맞닿아 있고 신호를 잘 전달하기 위해 Ohmic contacts 특성을 사용하길 원한다.

Pmos & Nmos 단면도

 

MS junction에서 Ohmic contacts 이 되려는 조건은 이전 장들을 통해 확인하였다.

Ohmic contacts 조건

 

이러한 조건들과 물질별로 정리된 Work function을 이용하여

물질별로 정리된 Work function

 

728x90

 

적절한 금속 선택후 MS junction 디자인을 통해 Ohmic contact 한 성분 제작이 가능하다.

(이때 금속은 주로 한 가지 물질을 고정으로 사용한다.)

 

금속 - N-type 반도체 (a)

 

다음 사진과 같이 MS junction 이 존재하고 여기에 Si 도핑을 더 강하게 함을 가정하면, $E_{F}$ 가 $E_{C}$ 근처에 위치하게 되므로 전체적인 에너지 밴드가 하강한다.

 

Si 추가 도핑 (b)

본래 (a) 사진의 경우 barrier의 두께가 두꺼워 전자의 이동이 불가능하다. 따라서 전류 발생 또한 일어나지 않았다.

위에서 이야기 하였듯 MS junction에서 금속은 주로 한 가지 물질을 고정으로 사용한다. 그러므로 반도체의 도핑 농도를 조절하여 barrier의 두께가 얇게 형성 가능하기에 전자가 터널링 가능하도록 만들었다. (= 전류 흐름)

---

- Schottky barrier lowering effect

 

 

이전에 포스팅에서 Schottky barrier height가 고정 값을 지닌다는 이야기를 하였었다.

하지만 실제로는 고정된 값을 지니지는 않는다. ($\phi _{B} = \phi_{m} - \chi$)

이를 설명하기 위해 전자기학 시간 때 배웠던 Image charge에 대해 간략히 설명하겠다.

 

 

접지에 연결된 금속 전극을 기준으로 오른쪽에 d 만큼 떨어진 거리에 점 전하(+Q)가 놓여있고 E - field가 형성된다. 이때 E-field에 의해서 V가 생성된다.

$V = \frac{Q}{4\pi \varepsilon _{0} d}$

하지만 이 금속 전극은 접지에 연결되어 있기에 V 가 0으로 나오고, 이는 V가 존재하는 위 수식과의 모순점이 생긴다.

이러한 모순을 해결하기 위해 가상의 전하를 반대편에 동일한 값을 주어 상쇄를 시켜주고, 이를 Image charge라고 부른다.

 

320x100

 

MS junction에서도 이런 Image charge처럼 금속 안에서 + charge가 대응되는 효과를 나타낸다.

이러한 효과가 추가적으로 Schottky barrier를 아래로 끌어내려주는 역할을 한다.

(즉, $\Delta \phi _{B}$만큼 내려갈 수 있음)

이전에 배웠던 $\phi _{B} = \phi_{m} - \chi$ 수식은 정확한 전류값을 예측할 수 없고,

실제로는 $\phi _{B0} - \Delta \phi _{B}$  값을 이용해서 풀어주어야 한다.

 

 

Schottky barrier height가 실제로는 고정이 아니고, bias를 가한 상황에서는 barrier가 낮아지는 효과들이 발생 가능하다. 따라서 이를 정확하게 고려해야 ms junction에서 발생하는 current를 정확히 예측 가능하다.

 

---

- Fermi - level pinning

 

페르미 레벨이 특정 레벨에 고정되는 현상을 뜻한다.

지난 포스팅에서 ms junction 이 pn junction에 비해 장점을 지니는 것을 확인하였었다.

하지만 이는 이론적인 장점들이고 공정 측면을 살펴보면 어려움이 발생하게 된다.

실물로 제작하기 위해서는 금속 물질과 반도체 물질을 서로 붙여서 ms junction을 만든다.

 

좌 : metal , 우 : semiconductor

 

따라서 이렇게 산화막이 존재하는 상태로 접합이 만들어지면 가운데 Insulator 물질이 삽입된 에너지 밴드 다이어 그램 그림으로 그려진다.

(금속 산화막 & 반도체 산화막 이 아닌 비정질 상태의 애매한 물질이 중간에 삽입됨)

이로 인해 Fermi level pinning 현상이 발생된다. 

Schottky barrier height는 $\phi _{B0} = \phi_{m} - \chi$ 로 결정.

따라서 semiconductor 물질이 고정되어 있다면 금속의 workfunction을 바꾸어 주면 같이 움직이게 된다.

x축 workfunction, y축 측정된 Schottky barrier height

workfunction 값이 높아질수록 Schottky barrier height 도 높아진다.

즉 위의 공식을 따라 정확하게 예측된 Schottky barrier 를 얻을 수 있다.

따라서 애매한 물질 사이에 interface states($Q_{ss}$)에 의해 금속의 페르미 레벨이 적당히 고정된다. (pinning)

=> 아무리 workfunction 을 바꿔도 pinning 현상에 의해서 state 어딘가에 고정이 되어버림.

이를 통해 금속을 바꿔도 Schottky barrier height 원하는 대로 바뀌지 않음을 알 수 있다.

금속과 반도체는 공정하는 과정에서 공기에 노출이 되면 산화막이 생기게 되고, 이를 완벽하게 제거하는데 어려움이 따르기에 원하는 Schottky barrier height를 디자인하여 금속을 설정했다고 이가 실물로 만들어지지는 못한다.